具小體積/低成本/高彈性優勢 PoP封裝層疊風潮興

作者: 林振財
2009 年 02 月 27 日
PoP層疊封裝技術是透過將兩個或更多元件,以垂直堆疊或是背部搭載的方式來節省印刷電路板(PCB)的占用空間,封裝間的電子接線直接相連,然後再由位於下方的封裝元件連接到電路板,雖然這個技術基本上可允許超過兩個以上的封裝元件垂直堆疊,但通常在使用時,只會使用兩個封裝。圖1描述PoP技術的典型實現,下方為邏輯電路或中央處理器(CPU),上方則為記憶子系統。邏輯電路或CPU位於下方的主因是通常其須連接到系統電路板的訊號線數量相對要多,圖1顯示的邏輯電路晶片使用打線後密封的方式,不過這類邏輯元件也經常使用覆晶片封裝技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

節能減碳議題熱 PFC應用/架構日趨多元

2010 年 02 月 01 日

提升行動裝置附加價值 懸浮觸控潛力「浮」現

2012 年 07 月 02 日

高效能寬頻元件突破多功能挑戰 航太/國防系統再進化

2015 年 11 月 14 日

誤差範圍可縮小至數公分 LED定位準度直追GPS

2016 年 07 月 11 日

NTC熱敏電阻護航 照明系統有效限制湧浪電流

2016 年 07 月 25 日

補償線圈改善角度錯位偏移 無線電力傳輸效率大增

2018 年 01 月 11 日
前一篇
聚積三通道恆流LED驅動器針對建築照明應用
下一篇
SiliconBlue宣布iCE65超低功耗FPGA量產出貨